
Instytut Telekomunikacji Multimedialnej

. Czy układ działa poprawnie? Sprawdzić z innymi wartościami liczb. Sprawdzić inne sposoby wprowadzania danych (kilka liczb w jednym testbench'u itp). (1p)

Układ działa poprawnie:




Aby wprowadzić wiele liczb w jednym testbench należy dodać zaznaczone linijki kodu do testbench.v

```
initial
begin
    o_ack <= 0;
    i_stb <= 0;
    #1000;
    i_dat_a <= 9;
    i_dat_b <= 2;
    i_stb <= 1;
    #100;
    i_stb <= 0;
    #4050;
    o_ack <= 1;


    i_dat_a <= 11;
    i_dat_b <= 3;
    i_stb <= 1;
    #100;
    i_stb <= 0;
    #4050;
    o_ack <= 1;

end
```

Sposób ten działa:



9.Narysować schemat blokowy modułu sukcesywnego odejmowania po modyfikacjach (3p)



15. Odczytać ilość zajętych komórek logicznych (LUT4s). Która z implementacji okazała się mniejsza? (1p)

simple:

```
Number of LUT4s:        2293 out of  4320 (53%)
   SLICEs as Carry:        615 out of  2160 (28%)
Number of LUT4s:        2293 out of  4320 (53%)
   Number used as logic LUTs:        1063
```

sub:

```
Number of LUT4s:        236 out of  4320 (5%)
   SLICEs as Carry:         35 out of  2160 (2%)
Number of LUT4s:        236 out of  4320 (5%)
   Number used as logic LUTs:        166
```

Mniejsza jest implementacja divider_sub

Ile taktów sygnału zegarowego potrzebuje każda z dzielarek na przeprowadzenie operacji dzielenia? (1p)

simple: 1 takt
sub: 10 taktów

16.Zmodyfikować *divider_simple.v* tak aby posiadał bufor (rejestr) danych wyjściowych, (0.5p)
sygnał akceptacji danych wyjściowych `input wire RET_ACK` (1p)
oraz bufor (rejest) danych wejściowych (*divider_simple_reg.v)*. (0.5p)

kod przesłany

Ponownie porównać wynik syntezy – maksymalną częstotliwość pracy układów. Ile cyklów odejmowania wykona moduł działający w oparciu o metodę sukcesywnego odejmowania w czasie jednego cyklu dzielenia układu *divider_simple_reg.v?* (2p)

simple reg:

```
Performance Summary
*******************

Worst slack in design: -208.514

                   Requested     Estimated     Requested     Estimated               Clock        Clock
Starting Clock     Frequency     Frequency     Period        Period        Slack     Type         Group
------------------------------------------------------------------------------------------------------------
divider_simple|CLK  100.0 MHz    4.6 MHz       10.000        218.514       -208.514  inferred     Inferred_clkgroup_0
============================================================================================================
```

Maksymalna częstotliwość: 4.6MHz